

DIALOG(R)File 347:JAPIO
(c) 2000 JPO & JAPIO. All rts. reserv.

03282052 **Image available**
DRIVING METHOD FOR IMAGE FORMING DEVICE

PUB. NO.: 02-257552 [J P 2257552 A]
PUBLISHED: October 18, 1990 (19901018)
INVENTOR(s): SUZUKI HIDETOSHI
 KANEKO TETSUYA
 ONO HARUTO
 NOMURA ICHIRO
 TAKIMOTO KIYOSHI
 TSUKAMOTO TAKEO
 UDA YOSHIMI
APPLICANT(s): CANON INC [000100] (A Japanese Company or Corporation), JP
 (Japan)
APPL. NO.: 01-076606 [JP 8976606]
FILED: March 30, 1989 (19890330)
INTL CLASS: [5] H01J-031/15; G09G-003/30
JAPIO CLASS: 42.3 (ELECTRONICS -- Electron Tubes); 41.3 (MATERIALS --
 Semiconductors); 42.2 (ELECTRONICS -- Solid State Components)
 ; 44.9 (COMMUNICATION -- Other)
JAPIO KEYWORD: R003 (ELECTRON BEAM)
JOURNAL: Section: E, Section No. 1019, Vol. 15, No. 3, Pg. 51, January
 07, 1991 (19910107)

ABSTRACT

PURPOSE: To reduce unevenness of the brightness on an image by furnishing modulating grids for controlling passage and shutoff of an electron beam emitted from an electron emitting element, and varying the electron beam drawout voltage grid by grid.

CONSTITUTION: Drive pulse having an amplitude VEV are emitted by an element raw driver circuit 2 and impressed on positive electrode side wiring terminal DP(sub 1), DP(sub 2)-DP(sub 1) in the sequence as a named. In synchronization therewith modulation signal VG(ON) or VG(OFF) are given by a modulating grid driver circuit 3 and impressed on grid electrode terminals G(sub 1)-GN. Therein the potential of VG(ON) is greatest at the central grid (GN(sub /2)), reducing as approaching the grids G(sub 1) and GN at the ends. This change of VG(ON) potential grid by grid accomplishes good display without unevenness of the brightness over the whole surface of a screen.

DIALOG(R)File 351:Derwent WPI
(c) 2000 Derwent Info Ltd. All rts. reserv.

008470605 **Image available**

WPI Acc No: 1990-357605/199048

**Driving picture formation device for uniform beam current - changes
voltage applied to each modulation grid electrode according to electron
emission devices NoAbstract Dwg 2/12**

Patent Assignee: CANON KK (CANO)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 2257552	A	19901018	JP 8976606	A	19890330	199048 B

Priority Applications (No Type Date): JP 8976606 A 19890330

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A)

平2-257552

⑤ Int. Cl.³

識別記号

庁内整理番号

⑬ 公開 平成2年(1990)10月18日

H 01 J 31/15
G 09 G 3/30

3 0 1 C

6722-5C
6376-5C

審査請求 未請求 請求項の数 3 (全9頁)

⑭ 発明の名称 画像形成装置の駆動方法

⑮ 特 願 平1-76606

⑯ 出 願 平1(1989)3月30日

⑰ 発 明 者	鱈	英 俊	東京都大田区下丸子3丁目30番2号	キヤノン株式会社内
⑰ 発 明 者	金子	哲 也	東京都大田区下丸子3丁目30番2号	キヤノン株式会社内
⑰ 発 明 者	小 野	治 人	東京都大田区下丸子3丁目30番2号	キヤノン株式会社内
⑰ 発 明 者	野 村	一 郎	東京都大田区下丸子3丁目30番2号	キヤノン株式会社内
⑰ 発 明 者	瀧 本	清	東京都大田区下丸子3丁目30番2号	キヤノン株式会社内
⑰ 発 明 者	塚 本	健 夫	東京都大田区下丸子3丁目30番2号	キヤノン株式会社内
⑰ 発 明 者	宇 田	芳 巳	東京都大田区下丸子3丁目30番2号	キヤノン株式会社内
⑰ 出 願 人	キヤノン株式会社			東京都大田区下丸子3丁目30番2号
⑰ 代 理 人	弁理士 豊田 善雄			

明 細 書

1. 発明の名称

画像形成装置の駆動方法

2. 特許請求の範囲

(1) 複数の電子放出素子を電気的に並列接続したマルチ電子ビーム源と、前記電子放出素子から放出される電子ビームの通過と遮断を行う複数の変調グリッド電極と、該電子ビームの照射により画像を形成するためのターゲットとを具備した画像形成装置の変調グリッド電極各々に印加する電圧が前記複数の電子放出素子に印加される電圧のばらつきに応じて異なる値となることを特徴とする画像形成装置の駆動方法。

(2) 前記並列接続された電子放出素子列の一端から正電圧、他端から負電圧を印加し得る給電手段を有した請求項1記載の画像形成装置の変調グリッド電極に印加する電圧が、両端の素子に対して中央付近の素子の方が高い値となることを特徴とする画像形成装置の駆動方法。

(3) 前記並列接続された電子放出素子列の一端に正電圧と負電圧を印加し得る給電手段を有した請求項1記載の画像形成装置駆動の変調グリッド電極に印加する電圧が、係る一端に近い素子に対して遠い素子の方が高い値となることを特徴とする画像形成装置の駆動方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、多数の電子放出素子と、前記多数の電子放出素子から放出される電子ビーム群を変調するためのグリッド電極とを備えた画像形成装置の駆動方法に関する。

〔従来の技術〕

従来、簡単な構造で電子の放出が得られる素子として、例えば、エム アイ エリンソン(M. I. Elinson)等によって発表された冷陰極素子が知られている。〔ラジオ エンジニアリング エレクトロン フィジックス(Radio Eng. Electron. Phys.)第10巻、1290~1296頁、1965年〕

この種の電子放出素子としては、前記エリンソ

一方、第12図に示すのは、並列接続された素子列の片側（本図では素子 D_1 側）に電源の正負極を接続した場合である。この様な回路の場合には、同図(b)に示すように、正極側、負極側とも D_1 に近い程配線抵抗 r による電圧降下が大きくなる。

従って、各素子に印加される電圧は、同図(c)に示すように、 D_1 に近い程大きなものとなり、画像形成装置として応用するには極めて不都合である。

以上、二つの例で示したような素子毎の印加電圧のばらつきの程度は、並列接続される素子の総数 N や、素子抵抗 R_d と配線抵抗 r の比（ $=R_d/r$ ）、あるいは電源の接続位置により異なるが、一般には N が大きい程、 R_d/r が小さい程、ばらつきは顕著となり、また前記第11図よりも第12図の接続方法のほうが、素子に印加される電圧のばらつきが大きい。例えば、第11図の接続法で素子抵抗 $R_d=1\text{ k}\Omega$ 、 $r=10\text{ m}\Omega$ の場合、 $N=100$ であれば印加電圧の最も大きな素子と最も小さな素子を比較

すると、 $V_{max}:V_{min}=102:100$ 程度であるが、 $N=1000$ であれば、 $V_{max}:V_{min}=472:100$ とばらつきの割合は大きくなる。

また、 $N=1000$ 、 $R_d=1\text{ k}\Omega$ 、 $r=1\text{ m}\Omega$ の配線抵抗の場合には、 $V_{max}:V_{min}=127:100$ 程度であるが、配線抵抗を $r=10\text{ m}\Omega$ とすると、 $V_{max}:V_{min}=472:100$ 程度というようにばらつきの程度は大きくなる。

以上説明したように、特性の等しい電子放出素子を複数個並列に接続した場合には、配線抵抗により生ずる電圧降下のため、各素子に実効的に印加される電圧は、素子毎にばらついてしまい、電子ビームの放出量が不均一となり、画像形成装置として応用する場合に不都合であった。

特に、画素数の多い（ N の大きい）大容量表示装置を実現しようとする場合には、上記ばらつきの割合は顕著となり、画像の濃度むらが大きな問題となっていた。

【課題を解決するための手段及び作用】

以上の問題点解決のため本発明は、各電子放出

素子から放出される電子ビームの通過と遮断を制御するための変調グリッドを設け、各変調グリッド毎に電子ビームの引き出し電圧を変えることにより、どの素子からも等しいビーム電流がターゲットに照射されるようにしたものである。

すなわち、電子放出素子が前記第11図のような配線の場合には、両端よりも中央のグリッド引き出し電圧を高くし、また、前記第12図のような配線の場合には、素子の給電側から遠いグリッド程引き出し電圧を高くするものである。

【実施例】

以下、本発明を実施例にて説明する。

第1図～第7図は、本発明の一実施例を表わすものである。

以下、本実施例での装置の動作を、順を追って説明する。

第1図は表示パネルの構造を示しており、図中VCはガラス製の真空容器で、その一部であるFPは、表示面側のフェースプレートを示している。フェースプレートFPの内面には、例えばITOを材

料とする透明電極が形成され、さらにその内側には、赤、緑、青の蛍光体がモザイク状に塗り分けられ、CRTの分野では公知のメタルバック処理が施されている。（透明電極、蛍光体、メタルバックは図示せず。）また、前記透明電極は、加速電圧を印加するために、端子EVを通じて真空容器外と電気的に接続されている。

また、Sは前記真空容器VCの底面に固定されたガラス基板で、その上面には、電子放出素子が N 個 \times M 列にわたり配列形成されている。該電子放出素子群は、列毎に電気的に並列接続されており、各列の正極側配線（負極側配線）は、端子 $D_{1,1} \sim D_{1,M}$ （端子 $D_{n,1} \sim D_{n,M}$ ）によって真空容器外と電気的に接続されている。すなわち本装置では、第11図(a)の接続法による素子列が M 列にわたり、基板S上に形成されている。（1列あたりの素子数は N 個である。）

また、基板SとフェースプレートFPの間には、ストライプ状のグリッド電極GRが設けられている。グリッド電極GRは、前記素子列と直交して

図のようになる。

第4図に示したような電圧を各グリッドに印加するためには、変調グリッド駆動回路として、例えば第7図に示すような回路を用いればよい。

第7図に於て、5はシリアル・パラレル変換器、6はインバータ、7及び8はスイッチングトランジスタである。シリアル・パラレル変換器5は、外部からシリアルに送られてくる画像データを1ライン分(N個)蓄積し、所定のタイミングで $P_1 \sim P_N$ から並列に出力する。 $P_1 \sim P_N$ からは、表示画像のデータによって各々個別にHレベル(高いレベル)もしくはLレベル(低いレベル)が出力されるが、Hレベルが出力されている場合には、各々に接続されているトランジスタ7がオン、トランジスタ8がオフとなり、また逆に、Lレベルが出力されている場合には、トランジスタ7がオフ、トランジスタ8がオンとなる。トランジスタ7には、前記第4図で説明した各々異なる $V_o(ON)$ 電圧が、図示外の電源から供給され、またトランジスタ8の全てには $V_o(OFF)$ 電圧、すなわ

ち $V_o''[V]$ が図示外の電源から供給される。

以上本発明を適用した画像形成装置の実施例を説明したが、グリッド電極の駆動電圧は前記第4図に示した例に限定されるものではない。例えば、第8図に示すように、両端(G_1 及び G_N)に近いグリッド電極は、前記第4図と同様個別に異なる $V_o(ON)$ 電圧で駆動し、中央部($G_{N/2}$)付近のグリッド電極は、数本にわたり同一の $V_o(ON)$ 電圧を用いてもよい。これは、中央部が周辺部に比べて輝度(濃度)むらの割合が小さい場合に適する方法である。また応用、用途により、輝度の均一性がそれ程厳密に要求されない場合には、例えば第9図に示すように、複数のグリッドに対して共通の $V_o(ON)$ 電圧で駆動してもよい。前記第8図あるいは第9図の方法は、前記第4図の例と比較して、使用する $V_o(ON)$ 電位の種類が減らせるため、電源回路が簡略化できるメリットがある。

また、以上の実施例では、電子放出素子の配線方法が、従来例で説明した第11図の場合についての方法であるが、電子放出素子の配線方法が異な

る場合には、本発明のグリッド印加電圧も異なることはいうまでもない。例えば、従来例第12図のような配線方法が行われた場合には、第10図に示すように G_N に近い程、 $V_o(ON)$ 電位を高くするのが適する。

〔発明の効果〕

以上説明したように、本発明では、グリッドの駆動電圧を電子放出素子から放出される電子ビーム電流のばらつきに応じて、異なった大きさとすることにより、蛍光面に到達するビーム電流を素子によらず均一にすることが可能である。これにより、従来問題となっていた画像の輝度(濃度)むらを解消でき、薄形で大面積の大容量表示装置の実用性能を大幅に向上することができた。

本発明の適用は、実施例で示したような平板型表示装置以外に、電子放出素子を多数個並列接続した電子源部を有する画像形成装置の殆どに適用が可能で、例えば電子ビーム描画装置や画像記録装置の分野にも極めて有効なものである。

4. 図面の簡単な説明

第1図は、本発明を適用した画像形成装置の表示パネル部分の斜視図、第2図は本発明を適用した画像形成装置の駆動回路のブロック図、第3図は本発明を適用した画像形成装置の駆動タイムチャート、第4図は本発明を適用した画像形成装置のグリッド電極駆動電圧を示す図、第5図は実施例で用いた電子放出素子の特性を示す図、第6図は本発明における変調グリッドの動作特性を示す図、第7図は変調グリッド駆動回路を示す図、第8図、第9図、第10図は他の例としてのグリッド電極の駆動電圧を示す図である。


第11図、第12図は、本発明の等価回路図及びその構成要素の電位・電圧を示す図である。

- 1 … 表示パネル
- 2 … 素子列駆動回路
- 3 … 変調グリッド駆動回路
- 4 … 高電圧電源
- 5 … シリアル・パラレル変換器
- 6 … インバータ
- 7, 8 … スwitchングトランジスタ


出願人 キヤノン株式会社

代理人 豊田 善 雄


第3図
駆動タイムチャート




第4図
グリッド電極駆動電圧




第5図
電子放出素子出力特性




第6図
変調グリッド動作特性



第8図



第11図



第12図

